米ザイリンクス、ＤＳＰ向けＦＰＧＡプラットフォーム「Ｖｉｒｔｅｘ－５ ＳＸＴ」を出荷開始
ザイリンクス、最新のＶｉｒｔｅｘ－５ ＳＸＴ ＦＰＧＡで
世界最高性能のＤＳＰプラットフォームの出荷を開始
並列処理が可能な機能強化ＤＳＰブロック、最高のロジックに対するメモリ比率、
最速のＩ／Ｏバンド幅のための低消費電力トランシーバをワンチップに集積
プログラマブル・ロジック・ソリューションの世界的リーダであるザイリンクス社は２月５日（米国時間）、高性能なデジタル信号処理（ＤＳＰ）向けに最適化した６５ｎｍプロセスによるＦＰＧＡプラットフォームＶｉｒｔｅｘ－５ ＳＸＴの出荷を開始したと発表した。ＳＸＴプラットフォームは５５０ＭＨｚで３５２ＧＭＡＣというＤＳＰ性能における業界最高記録を達成しながら従来の９０ｎｍ世代のデバイスと比較して３５％も低いダイナミック消費電力を実現し、シリアル・トランシーバを搭載してＤＳＰ処理向けに最適化を図った業界初のＦＰＧＡファミリである。
Ｖｉｒｔｅｘ－５ ＳＸＴは、次世代のワイヤレスおよびビデオ・アプリケーションの超高速ＤＳＰに対するバンド幅とシステムコスト低減の要求条件を満たすためにザイリンクスのＸｔｒｅｍｅＤＳＰポートフォリオを３つの新しいデバイス・オプションを適用して拡張したものである。ザイリンクスは、４種類のＶｉｒｔｅｘ－５ ＦＰＧＡプラットフォームの第３弾としてのＳＸＴプラットフォームの出荷により、最先端の６５ｎｍプロセス・ノードの性能、消費電力、およびコスト面でのメリットを競合ソリューションより１２カ月も先行してシステム・デベロッパに提供可能となった。
＜機能強化されたＤＳＰブロックと高速シリアル・インターフェイスにより最高レベルのＤＳＰ性能を実現＞
ワイヤレス通信、ＷｉＭＡＸや高精細ビデオ、あるいは監視システムや放送機器といった高性能デジタル信号処理を必要とする用途ではロジックに対するＤＳＰの比率が大きいことが求められているが、Ｖｉｒｔｅｘ－５ ＳＸＴプラットフォームはこの条件を最適に満たしている。強化されたＤＳＰスライス（ＤＳＰ４８Ｅ）は２５×１８ビットの乗算器、累積や数値計算などのための４８ビットの第二ステージ論理回路、および９６ビットまで拡張可能な４８ビット出力を備えている。データパスと出力のビット幅が広いほどダイナミック・レンジが広くなり、精度が上がる。
さらに９０ｎｍ ＦＰＧＡに使用されていたリソースの半分を使用するだけで単精度の浮動小数点演算が可能となっている。
ＤＳＰ４８Ｅスライスはまた、５５０ＭＨｚという高速での並列処理を可能とするカスケード・ルーティング回路を内蔵している。Ｖｉｒｔｅｘ－５ ＳＸＴで最大規模のデバイスに用意されている６４０個のＤＳＰ４８Ｅブロックを使用すれば、３５２ＧＭＡＣという業界最高のＤＳＰ性能を発揮させることができる。ＤＳＰ４８Ｅに含まれるその他の機能として、独立のＣレジスタとＳＩＭＤ演算をサポートするための拡張された第二ステージ論理回路、およびより高効率なＤＳＰ処理を可能とするためのパターン検出回路などが挙げられる。
ＳＸＴプラットフォームは、ＣＰＲＩ／ＯＢＳＡＩ、ＨＤ／ＳＤＩ、Ｓｅｒｉａｌ ＲａｐｉｄＩＯ、ＰＣＩ ＥｘｐｒｅｓｓおよびＧｉｇａｂｉｔ Ｅｔｈｅｒｎｅｔを始めとした業界標準プロトコルをサポートする、低消費電力３．２ Ｇｂｐｓ ＲｏｃｋｅｔＩＯシリアル・トランシーバを最高１６個まで使用することができる。ＰＣＩ ＥｘｐｒｅｓｓとＧｉｇａｂｉｔ Ｅｔｈｅｒｎｅｔについてはプロトコル・ブロックとインターフェイスが組み込まれている。
業界初の６５ｎｍトリプルオキサイドテクノロジを適用したＶｉｒｔｅｘ－５ ＳＸＴプラットフォームは、総合ダイナミック消費電力を従来の９０ｎｍデバイスより３５％も低減すると同時にスタティック消費電力の低減にも成功しており、防衛機器、公衆安全機器、携帯型ソフトウェア無線といったバッテリの長寿命化が要求される用途に最適となっている。機能強化されたＤＳＰ４８Ｅブロックは３８％のトグル速度でわずか１．３８ｍＷ／１００ＭＨｚ（ｔｙｐ．）の電力しか消費しない。またＶｉｒｔｅｘ－５ ＲｏｃｋｅｔＩＯトランシーバは３．２Ｇｂｐｓで１００ｍＷ（ｔｙｐ．）の低電力で動作可能であり、これらがあいまって総合的なシステム消費電力とコストの低減に大きく貢献している。
Ｖｉｒｔｅｘ－５ ＳＸＴデバイスは、ロジックセルを３５，０００個から９５，０００個まで、専用ＤＳＰ４８Ｅスライスを１９２個から６４０個まで集積化したいくつかのモデルが用意されており、開発者は総合的にシステムコストを最適化するためにロジックとＤＳＰセルの集積度について適切な組み合わせを選択することが可能になっている。これらのデバイスは、ビデオ処理や医療画像処理で要求されるメモリ依存機能を効率的に実行させるために最高１０．３ＭＢのメモリを内蔵してメモリとロジックの比率でも業界最高レベルを実現し、最高毎秒５８ Ｔｅｒａビットのメモリ・スループットを達成している。Ｖｉｒｔｅｘ－５ ＳＸＴファミリの詳細情報はＷｅｂサイト http://japan.xilinx.com/virtex5/ からも入手可能となっている。
＜価格設定と供給体制＞
Ｖｉｒｔｅｘ－５ ＳＸＴのエンジニアリング・サンプルは中規模のＳＸ５０Ｔを現在提供中であり、小規模のＳＸ３５Ｔと大規模のＳＸ９５Ｔについては今後４カ月以内に提供可能となる予定である。ＳＸＴ５０Ｔの価格は１，０００個購入時２９９米ドルに設定されている（２００８年後半時）。さらなるコスト低減のために、Ｖｉｒｔｅｘ－５ ＥａｓｙＰａｔｈプログラムが用意されており、これにより量産時には最大８０％のコスト低減が可能となる見込みである。
ユーザはＩＳＥ ９．１ｉデザイン・ソフトウェアによるサポートを利用することにより、Ｖｉｒｔｅｘ－５ ＳＸＴデバイスの設計をただちに開始することができる。また、ザイリンクスＳｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰおよびＡｃｃｅｌＤＳＰ ツール・セットは２００７年２月下旬にリリースされる予定である。Ｖｉｒｔｅｘ－５ ＳＸＴデバイスはＭＡＴＬＡＢ、Ｓｉｍｕｌｉｎｋ、Ｃ／Ｃ＋＋、ＶＨＤＬおよびＶｅｒｉｌｏｇなどのデザイン手法、基礎的機能と特定アプリケーション向けの機能の両方に向けて最適化されたＤＳＰアルゴリズムのライブラリ、および汎用的なデザインキットを含む包括的なエコシステムを通してもサポートされている。
※このプレスリリースに記載されている会社名、製品名は、各社の登録商標または商標です。
＜ザイリンクスについて＞
ザイリンクス社（ＮＡＳＤＡＱ：ＸＬＮＸ）は、プログラマブル ロジック ソリューションを提供するリーダである。１９８４年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、１９８９年にザイリンクス株式会社を設立し、ＦＰＧＡおよびＣＰＬＤ製品とその開発支援システムの販売とサポートを積極的に行っている。同社についての詳細な情報は日本語対応ホームページ http://japan.xilinx.com/ で公開している。