ＮＥＣ、機器の高機能化など可能にするマルチコアＬＳＩ低電力化技術を開発
様々な機器の継続的な高性能・高機能化を可能にする
マルチコアＬＳＩ低電力化技術を開発
ＮＥＣはこのたび、携帯端末や車載情報機器、情報家電など様々な機器の、将来にわたる継続的な高性能化や高機能化を可能にするマルチコアＬＳＩの低消費電力化技術を開発しました。
このたびの開発は、動作中のＬＳＩの電源電圧やクロック周波数を最適な値に制御して消費電力低減を実現する「ＤＶＦＳ（Ｄｙｎａｍｉｃ Ｖｏｌｔａｇｅ ａｎｄ Ｆｒｅｑｕｅｎｃｙ Ｓｃａｌｉｎｇ）技術」を、マルチコアＬＳＩに容易に適用するためのもので、主な特長は以下の通りです。
（１）ＬＳＩ全域に分配した一つのクロック信号から、ＩＰコアごとに最適な周波数のクロック信号を生成するクロック生成回路を開発。ＬＳＩに搭載されるＩＰコア数が増加しても、各ＩＰコアの特性や動作状況に合わせた独立したクロック生成や周波数の制御が容易に。
（２）各ＩＰコアのクロック信号の位相を周期的に同一にする周期的同期クロック分配方式、および異なる周波数で動作するコア間でも同期的なタイミングで通信するコア間通信技術を開発。異なる周波数で動作するＩＰコア間の通信を効率的に行うことが可能に。
このたびの開発の結果、ＤＶＦＳ技術をマルチコアＬＳＩに適用する際に必要であった専用設計が不要になり、様々なマルチコアＬＳＩに容易に適用できるようになります。ＤＶＦＳ技術を各ＩＰコアに独立に適用することで、マルチコアＬＳＩの性能や機能を高めつつ電力消費を低減することが可能になります。
半導体製造プロセスの微細化は、ＬＳＩ上に様々な機能をもつ多くのＩＰコアを集積可能にし、機器の高性能化や高機能化を実現してきました。しかしその一方で、近年、マルチコアＬＳＩの消費電力の増大のために、さらなる高性能化や高機能化が制限されるという問題が顕著になりつつあります。今後も継続して機器の高性能化・高機能化を進めるためには、マルチコアＬＳＩの低消費電力化が不可欠で、ＤＶＦＳ技術はそのための有効な手段の一つとして期待されています。
これまで、マルチコアＬＳＩの各ＩＰコアにＤＶＦＳ技術を適用すると、ＩＰコア間の通信が非同期的になるため、例えば同一ウェハーから製造されたチップであっても、デバイスのばらつきや温度・電圧などの僅かな動作環境の違いによってチップごとに動作タイミングが異なり、チップのテストやソフトウェアのデバックが困難になるという問題がありました。また、ＩＰコア間の通信が非同期的になると、通信時間が長くなるため、ＩＰコア数が増加すると性能劣化や電力増加の原因になるという問題がありました。ＩＰコア間の通信を同期的に行えば、動作環境の違いによるチップごとの動作タイミングの違いは発生せず、効率的なコア間通信が可能ですが、各コアのクロック周波数は限定された値にしか設定できないため、ＤＶＦＳ技術による低電力化の効果を十分に得ることができませんでした。このため、これらの問題を解決できる新たな技術開発が、マルチコアＬＳＩのさらなる低電力化に向けた課題となっていました。
今回開発したクロック生成・分配およびコア間通信技術は、上記（１）（２）の回路を協調して動作させることにより、クロック周波数の異なるＩＰコアを同期的に動作可能としました。この結果、デバイスのばらつきや動作環境にかかわらず、全てのチップが同じタイミングで動作するため、テストやデバックが容易になります。また、コア間の通信を効率的に行えるため、集積コア数が増加してもマルチコアＬＳＩの性能向上が可能となります。さらに、従来は専用設計が必要であったことに対し、今回はＮＡＮＤ論理やＮＯＲ論理など標準セル・ライブラリを用いて回路を構成でき、論理合成による自動設計も可能となります。厳密なクロック分配や動的なタイミング調整を必要としないので、通常のセルベースＬＳＩの設計フローを用いて設計することができます。そのため、機器の機能要求や性能要求にあわせて様々な特性のＩＰコアが集積されるセルベース設計のマルチコアＬＳＩへの適用が可能となりました。
ＮＥＣは今回の成果が、マルチコアＬＳＩおよびマルチコアＬＳＩを搭載した電子機器の継続的な高性能化・高機能化に貢献する技術であると考え、今後、より積極的な技術開発を推進していきます。
なお、ＮＥＣは今回の成果を、８月２３日から８月２４日まで北見工業大学（北海道北見市）で開催される「電子情報通信学会集積回路研究会」で、２３日に発表する予定です。
以 上
＜本件に関するお客様からのお問い合わせ先＞
ＮＥＣ 研究企画部 企画戦略グループ
http://www.nec.co.jp/contact/