米メンター・グラフィックス、ＩＢＭなどが物理設計検証製品としてＤＦＭソリューションを認定
Ｃｏｍｍｏｎ Ｐｌａｔｆｏｒｍ Ｔｅｃｈｎｏｌｏｇｙ Ａｌｌｉａｎｃｅ、４５ｎｍおよび６５ｎｍに対してメンター・グラフィックスのＤＦＭソリューションを認定
メンター・グラフィックス・コーポレーション（本社米国オレゴン州、以下メンター・グラフィックス）は、ＩＢＭ、Ｃｈａｒｔｅｒｅｄ、Ｓａｍｓｕｎｇの３社で構成されるＣｏｍｍｏｎ Ｐｌａｔｆｏｒｍ Ｔｅｃｈｎｏｌｏｇｙ Ａｌｌｉａｎｃｅが、パーティクル汚染やシステマチックなプロセス変動による歩留まり損失の影響を設計者が受けにくい物理設計検証製品として、メンター・グラフィックスのＣａｌｉｂｒｅ ＤＦＭツール群を認定したことを発表しました。メンター・グラフィックスとＣｏｍｍｏｎ Ｐｌａｔｆｏｒｍ加盟ファウンドリのコラボレーションにより、６５ｎｍ及び４５ｎｍプロセスに向けたランダム及びシステマチックな歩留まり阻害要因の双方に対応する統合ＤＦＭソリューションが提供されます。
「Ｃｏｍｍｏｎ Ｐｌａｔｆｏｒｍ Ａｌｌｉａｎｃｅとメンター・グラフィックスは、Ｃａｌｉｂｒｅ ＣＡＡならびにＣＦＡプロダクション・デックを共同で開発し、これらのフローを６５ｎｍ及び４５ｎｍプロセス・テクノロジに適合させました。」ＣｈａｒｔｅｒｅｄのＳｅｎｉｏｒ Ｄｉｒｅｃｔｏｒ ｏｆ Ｐｌａｔｆｏｒｍ Ａｌｌｉａｎｃｅｓ、Ｗａｌｔｅｒ Ｎｇ氏はこのように述べています。「私達はＣＡＡならびにＣＦＡに対する統合ソリューションを提供する最初のファウンドリであり、設計者が物理設計改善の判断を行う上で両方の問題を考慮できることの価値は大きいと考えています。」
この新しいＤＦＭフローでは、メンター・グラフィックスのＣａｌｉｂｒｅ ＹｉｅｌｄＡｎａｌｙｚｅｒを使って設計に含まれる全てのベース・レイヤ及びインターコネクト・レイヤに対してＣＡＡ（Ｃｒｉｔｉｃａｌ Ａｒｅａ Ａｎａｌｙｓｉｓ）を実行します。ＣＡＡはＩＣレイアウト内で、ショート或いはオープンを引き起こす可能性のある、ランダム・パーティクル欠陥に対する脆弱性箇所を特定します。Ｃａｌｉｂｒｅ ＹｉｅｌｄＡｎａｌｙｚｅｒは従来の推奨ルール解析への柔軟な拡張であるＣＦＡ（Ｃｒｉｔｉｃａｌ Ｆｅａｔｕｒｅ Ａｎａｌｙｓｉｓ）も実行します。Ｃａｌｉｂｒｅ ＹｉｅｌｄＡｎａｌｙｚｅｒは、モデルベースのアプローチによってレイアウトの測定値を歩留まり関連の計算式に自動的に挿入することで、製造プロセス・ウィンドウの変動に対する感受性が高い箇所を物理設計内で特定し、その後結果データを設計者の理解し易い表やグラフで出力します。例えばＣＦＡ解析では、リソグラフィ、ＣＭＰ、レジストの安定性、エッチプロセスの特性を含むプロセスの変動を増大させるシステマチックな問題を引き起こす可能性のある「ホットスポット」を特定することができます。Ｃａｌｉｂｒｅ ＹｉｅｌｄＡｎａｌｙｚｅｒはこれらのホットスポットを迅速に特定、優先順位を設定し、どのようなレイアウトの変更を行えば最も歩留まりを改善できるかを判断するための詳しい情報を設計者に提供します。
上述したような影響を個別に考慮する解析アプローチでは、誤った判断に繋がりかねない結果が出力される場合があります。そのような結果に基づいて製造性の改善を目的としてレイアウト変更を実行した後に、より広範な歩留まり阻害要因を総合すると結果的に歩留まりを低下させてしまう恐れも考えられます。ランダム（ＣＡＡ）ならびにシステマチック（ＣＦＡ）プロセス解析を統合することで、Ｃａｌｉｂｒｅ ｎｍ Ｐｌａｔｆｏｒｍが製造可能性に対するこれらの総合的な影響を明らかにすることから、設計者は、より多岐に渡る歩留まり阻害要因に照らし合わせて製造性改善を検討し、判断することが可能になります。
Ｃａｌｉｂｒｅ ＹｉｅｌｄＡｎａｌｙｚｅｒのモデルベースＣＡＡ／ＣＦＡ手法は、昨年Ｃｏｍｍｏｎ Ｐｌａｔｆｏｒｍユーザー向けにリリースされたＣａｌｉｂｒｅ ＬＦＤ（Ｌｉｔｈｏ－Ｆｒｉｅｎｄｌｙ Ｄｅｓｉｇｎ）ソリューションを補完します。Ｃａｌｉｂｒｅ ＬＦＤは、特定のリソグラフィック・プロセス・ウィンドウにおいてレイアウトがどのように描画されるかをシミュレーションによって確認する機能を提供します。Ｃａｌｉｂｒｅ ＬＦＤにより設計者は、「ＤＲＣクリーン」と同様に「ＬＦＤクリーン」なサインオフを行い、先端プロセス・ノードに対して高い歩留まりを確保することができます。
「メンター・グラフィックスはＣａｌｉｂｒｅ ｎｍ Ｐｌａｔｆｏｒｍの拡張を続けることにより、物理検証、ＤＦＭ及びポスト・テープアウトの物理設計改善に関するあらゆるニーズに対応していきます。」メンター・グラフィックスのＤｅｓｉｇｎ－ｔｏ－Ｓｉｌｉｃｏｎ Ｄｉｖｉｓｉｏｎ、Ｖｉｃｅ Ｐｒｅｓｉｄｅｎｔ ａｎｄ Ｇｅｎｅｒａｌ ＭａｎａｇｅｒのＪｏｅ Ｓａｗｉｃｋｉはこのように述べています。「メンター・グラフィックスは各プラットフォーム及びツールが相互に、そして全ての主要な設計環境と緊密に統合されることを保証し、既存のＥＤＡ環境を保護すると同時に最適なＤＦＭフローを構築できる柔軟性をユーザーに提供することに多大な投資を行っています。」
● ＩＣ＆アナログ設計検証について
http://www.mentorg.co.jp/solution/ic-nanometer/index.html